芯片领域设计自动化工具不可或缺，「奇捷科技」逻辑修正工具EasyECO性能卓越

本篇文章1636字，读完约4分钟

无论你是不是专业人士，你都必须关注芯片以及最近围绕芯片的相关话题。例如，我从各种途径了解到制造高性能芯片是多么复杂和困难。我在荷兰学习了阿斯默和平版印刷机，但这只是一张皮。

如果时间维度扩大，将会发现芯片或高度集成的半导体产品的输出不仅需要先进的原材料和制造设备，而且设计、工艺和封装测试也决定了产品的最终性能。

在芯片设计领域，面对日益复杂的电路结构，电子设计自动化工具(eda)发挥着越来越突出的作用。就目前国内市场而言，主流eda工具包括美国的synopsys和cadence、德国的mentor、中国华大九天集团的empyrean和新技术企业齐杰科技的easyeco。

齐杰科技于2014年在香港成立。最初的团队包括香港中文大学计算机科学与工程系的教授和几名博士生。目前，easyeco，一个能够自动处理功能性生态问题的eda工具，已经推出。功能eco是eda设计过程后期的一个步骤，它可以在早期通过后期的局部逻辑补丁来纠正或添加错误的逻辑功能。

在芯片的整个设计过程中，逻辑电路构建的前期往往是高度自动化的，但在逻辑校正的后期，国内大多数企业仍然采用工程师手工检查和校正的方法。魏星，齐杰科技创始人兼首席技术官，毕业于清华大学计算机科学与技术系。他还在清华大学电子设计自动化实验室研究生阶段学习。毕业后，他加入香港中文大学电子设计自动化实验室并获得博士学位。

他对创业状态说:“目前，市场上大多数公司仍在使用手工修正方法，这可以达到90%甚至更高。只有少数大型企业使用自动化工具软件进行修正。”一方面，中国的芯片产业起步较晚，相关设计的复杂性和流程不够先进；另一方面，市场上的国外生态工具价格昂贵，并且存在一定的垄断情况。

随着芯片性能的发展，其电路结构的复杂度也呈指数级增长，人工校正的方式明显受到规模的限制。在一些设计简单的逻辑电路中，工程师可以在几天内完成逻辑校正的任务，但是芯片逻辑电路的复杂度在28纳米以下，如10纳米、7纳米甚至5纳米，已经超过了人工校正的能力。

同时，人工校正的效果完全取决于工程师的经验和技术水平，这不仅使得校正时间和结果不可控，而且增加了企业对人员的依赖。此外，激烈的市场竞争和短暂的R&D周期正迫使企业提高运营效率。

易易易科是齐杰技术公司的一个环保工具，它可以在多阶段执行逻辑校正操作，如前置和后置，并且已经支持了最先进的7纳米技术。在逻辑校正过程中，将同时考虑扫描链和时钟树等因素，以确保最佳的校正结果。就使用效果而言，齐杰易科科技可以通过修改更少的逻辑点来达到最终的校正结果，更少的校正点意味着更快的校正速度，并且不会影响芯片的最终性能和尺寸。

齐杰技术的原始算法是其产品高性能的基石。

2014年，齐杰科技的算术逻辑形式验证技术在国际计算机辅助设计协会举办的国际计算机辅助设计竞赛中获得了lec冠军。与目前国外主流eda工具相比，它在性能上也有很大优势，这几乎是一项革命性的技术创新。

在此后的商业化过程中，齐杰科技也经历了支持电路读取和标准细胞库识别等一系列阶段。魏星对创业状态说:“我们的核心算法很小，但我们仍然编写了几十万行代码用于算法的实际应用，这使它真正成为一个符合产业化标准的工具。这个过程非常困难。”

目前，齐杰科技拥有十多名员工，其产品用户主要集中在台湾和韩国。客户需要支付年费才能使用easyeco并享受后续升级和更新服务。据了解，齐杰科技目前已经产生了一定的营业额，并计划逐步进入大陆市场和美国市场，利用全球战略布局扩大其市场先发优势。

融资方面，2016年12月，齐杰科技从国内知名半导体基金获得60万美元天使融资，2019年4月，从国际知名半导体设计公司获得200万美元天使融资。魏星表示，新一轮融资计划也已启动。

这篇文章的图片来自齐杰科技，是经过授权使用的。本文由创业邦原创，未经授权不得转载，否则创业邦将保留追究其法律责任的权利。如果您需要重印或有任何问题，请联系编辑@cyzone。